13.07.2014, 17:40
interessant scheint also unter AROS zu laufen. Ich habe mal geschaut, was genau gebraucht wird ist auch nur der LLVM IR Teil. Dass sind die asm ähnlichen Befehle
Hier habe ich mal beispielvergleiche von LLVM IR Code zu X86 asm code gefunden. Da kann man mal sehen, wie umständlich RISC Instruction set ist.
<!-- m --><a class="postlink" href="http://llvm.org/devmtg/2013-04/bougacha-slides.pdf">http://llvm.org/devmtg/2013-04/bougacha-slides.pdf</a><!-- m -->
jetzt muss man eben mit einem text parser aus den 68k Befehlen, die LLVM IR Befehle erzeugen. Das reassemblieren dann wieder als 68k assemblieren hat ja schon funktioniert. Nur leider ist das alte Forum weg, ich weis jetzt auch nicht mehr welche Befehlsoptionen ich genommen habe. ALs reassembler war es glaube ich ira. da amiblitz keine jsr (a0) Sprünge macht, hat es auch gut funktioniert. kann natürlich sein, dass es da irgendwelche blitzlibs gibt, die Probleme machen. aber durch thilos includes braucht man nicht mehr so viele blitzlibs, daher kann man auch leicht darauf verzichten, oder die blitzlib notfalls auch ändern.
Hier habe ich mal beispielvergleiche von LLVM IR Code zu X86 asm code gefunden. Da kann man mal sehen, wie umständlich RISC Instruction set ist.
<!-- m --><a class="postlink" href="http://llvm.org/devmtg/2013-04/bougacha-slides.pdf">http://llvm.org/devmtg/2013-04/bougacha-slides.pdf</a><!-- m -->
jetzt muss man eben mit einem text parser aus den 68k Befehlen, die LLVM IR Befehle erzeugen. Das reassemblieren dann wieder als 68k assemblieren hat ja schon funktioniert. Nur leider ist das alte Forum weg, ich weis jetzt auch nicht mehr welche Befehlsoptionen ich genommen habe. ALs reassembler war es glaube ich ira. da amiblitz keine jsr (a0) Sprünge macht, hat es auch gut funktioniert. kann natürlich sein, dass es da irgendwelche blitzlibs gibt, die Probleme machen. aber durch thilos includes braucht man nicht mehr so viele blitzlibs, daher kann man auch leicht darauf verzichten, oder die blitzlib notfalls auch ändern.